绑定机构
扫描成功 请在APP上操作
打开万方数据APP,点击右上角"扫一扫",扫描二维码即可将您登录的个人账号与机构账号绑定,绑定后您可在APP上享有机构权限,如需更换机构账号,可到个人中心解绑。
欢迎的朋友
万方知识发现服务平台
获取范围
  • 1 / 1
  (已选择0条) 清除 结果分析
找到 4 条结果
[博士论文] 蒋智
电子科学与技术;集成电路系统设计 西安电子科技大学 2017(学位年度)
摘要:随着MOSFET的尺寸逐渐减小,MOSFET器件的短沟道效应和量子效应问题变得日趋严重。当室温下,MOSFET的亚阈值摆幅Subthreshold swing(SS)所能达到的最小极限是60mV/dec,所以传统微纳电子器件变得难以满足现代先进集成电路低功耗设计的要求。为了能延续摩尔定律,必须突破传统MOSFET的工作原理,寻找一种具有更小亚阈值摆幅SS的低功耗器件。
  隧穿场效应晶体管Tunnel Field-Effect Transistor(TFET)器件与传统的场效应晶体管的工作机制不同,TFET器件电流的产生机理是基于带间隧穿(BTBT:Band-To-Band Tunneling)的量子效应,而非电子和空穴的热注入效应。因此,TFET亚阈值摆幅可以突破60mV/dec,从而成为一种具有超陡亚阈值斜率和更低亚阈值摆幅的低功耗器件。
  然而,近几年来大量的实验研究表明,基于硅基的普通TFET器件其开态电流偏小,且受陷阱辅助隧穿等非理想效应的影响,其亚阈值摆幅性能也达不到理想值。由载流子的带带隧穿机理可知,载流子的隧穿能力和数量受到材料参数和器件结构的影响最大。为了得到可观的隧穿电流并提高SS的性能,就要尽可能地增强隧穿结处的电场强度,并同时采用隧穿载流子质量和禁带宽度都较小的材料。因此要改善TFET栅结构,采用新型源区材料以及提出新隧穿型式三方面入手,对TFET的电学特性进行了深入的分析和研究,并给出优化方案。本文主要的研究工作可概括为以下四个部分。
  1)通过分析TFET两种隧穿机制点隧穿和线隧穿对开态电流Ion的影响,发现增大TFET器件线隧穿部分的比例可以有效增大开启电流,而采用栅源覆盖是提升线隧穿比例最有效的方法。基于此结果,论文提出了双源SiGe的U型栅TFET器件。通过加长源区的垂直高度,扩张源区的线性隧穿区域,从而增大器件的驱动电流。由于器件沟道将U型栅和漏区进行了隔离,从而成功地抑制了双极电流。与传统平面双源结构相比,在有效提升开启电流的同时还能有效减小器件的面积。结果表明,采用双源SiGe的U型栅结构TFET器件的Ion=76μA/μm,平均亚阈值摆幅SSavg=30mV/dec,‰是普通双源TFET的100倍。由于反向隧穿结被沟道隔离,此时的双极电流下降到10-13A/μm。
  2)为了提高隧穿效应,传统TFET器件需要型成具有超陡掺杂分布的pn结。由于工艺的难度和杂质的扩散等问题,导致实际的TFET器件其隧穿结构附近的掺杂分布并不陡峭,最终导致亚阈值摆幅并不理想。为此考虑在pn结中嵌入绝缘层以型成一种新型的TFET器件。本文提出隧穿介质TD-TFET器件,没有采用传统TD-FET结构,而是直接在pn高掺杂中嵌入介质隧穿层。采用介质隧穿原理的TFET器件,由于最大程度地减小了隧穿距离,其Ion比传统TFET大11倍,关态电流可小到10-17A/μm,并且器件的双极电流被完全抑制。由于实现了陡峭掺杂,器件的亚阈值摆幅达到20mV/dec。
  3)要提高TFET的驱动电流,就要增大器件的线隧穿面积。EHB-TFET通过交错型式型成的双栅TFET,由非对称栅电极型成电子和空穴层,在沟道中实现整个沟道隧穿。EHB-TFET器件实现了隧穿面积最大化,但依旧存在反向隧穿电流。论文以3D结构EHB-TFET器件为研究对象,在靠近漏区的沟道处嵌入绝缘层,同时增大器件的underlap长度,成功地减小了反向隧穿电流。通过在源区采用Si0.8Ge0.2材料,在栅高为1μm,栅长和宽分别为200nm,10nm时,新结构EHB-TFET的Ion可达4×104A于沟道绝缘层的存在,关态电流下降到5×10-15A,双极电流减小到10-14A。
  4)根据目前大量实验数据表明,TFET器件的Ion,Ioff和SS和理论值相差甚远,很难达到理想的效果,尤其是Ⅲ-Ⅴ族半导体TFET器件,其亚阈值摆幅值并不理想。由于High-Κ栅材料与沟道界面处存在晶格失配等许多界面缺陷,所以本文分析了陷阱辅助隧穿TAT对TFET的影响。通过分析不同界面陷阱类型,界面陷阱能级的位置,TAT机制,陷阱的不同界面位置以及温度对DG-TFET电学性能的影响。陷阱能级位置靠近禁中央后,在阈值电压值附近的TAT电流达到10-13A/μm,器件的亚阈值摆由理想的60mV/dec增大到200mV/dec。仿真结果表明了栅界面陷阱的TAT辅助隧穿要比源-沟结的影响大。通过栅中势垒值的变化发现,势垒的增大可使栅泄漏电流从10-9A/μm减小到10-11A/μm。仿真结果展现了TFET器件的亚阈特性退化和开态电流的减小,都受到了TAT辅助隧穿和栅泄漏电流的影响。通过改进工艺,如激光退化,电子束曝光以及表面钝化处理,改善器件界面特性和电学特性,这对TFET性能退化的研究具有重要参考价值。
  综上所述,本文深入研究了新型结构TFET器件在低功耗方面的优势所在,发现其不足之处并加以优化。四种新型结构的TFET器件出现,使得传统TFET器件的有了新的发展方向和前景,为以后TFET研究提供了更多的理论支撑,也对未来新型结构TFET电学特性的深入研究有很重要的指导意义。
摘要:隧穿场效应晶体管Tunnel field-Effect Transistorld(TFET)因电子在能带间发生隧穿而形成电流,其开关速度不受温度和掺杂浓度的影响,同时在低工作电压的时候,其Ion/Ioff之比金属场效应管高,亚阈值摆幅Sub-holdswing性能就会得到提升,基于以上功能TFET可用于低功耗和高速集成电路.本文从大量不同结构的TFET器件仿真和研究分析出发,利用双栅结构的TFET器件,通过栅对源漏区的覆盖,研究栅对开关电流和亚阈值摆幅的影响.通过将栅分别延伸至源和漏区进行仿真分析,通过采用高K绝缘栅介质,得到关于栅的覆盖位置对TFET器件性能的影响情况。栅覆盖漏区的时候,由于增大在沟道中间的隧穿几率和隧穿面积,从而其双极电流就会增大。当栅源覆盖面加大后,在氧化层下方的隧穿面积变大,隧穿路径变短,所以隧穿电流也就变大,且使得Ion/Ioff之比变大,从而器件的Savg特性得到提升.
摘要:在高k侧墙的无结双栅MOSFET器件中采用了渐变掺杂沟道结构,进而提出了一种新的器件结构——渐变掺杂沟道的高K侧墙无结双栅MOSFET(high-K spacer junctionless double-gate MOSFET withgraded-doping channel:GCHSJLDG MOSFET).利用ISE仿真工具对这种新型器件的电学特性进行了研究,包括沟道中心的静电势,沟道中心电场以及漏电流与栅电压的关系.并且与相应的均匀掺杂沟道的高K侧墙无结双栅MOSFET和无侧墙的渐变掺杂沟道无结双栅MOSFET进行了对比.结果表明,渐变掺杂沟道结构能够提高载流子在沟道中的输运效率,进而提高漏电流,还可以抑制热载流子效应;另外,高k侧墙可以提高器件的亚阈特性.
[硕士论文] 蒋智
软件工程 西安电子科技大学 2013(学位年度)
摘要:随着SSD固态硬盘的普及,个人电脑及工作站使用SSD固态硬盘来取代传统的HDD硬盘将成为趋势。但由于其主控芯片的专用性和对其所支持的NandFLASH芯片的限制性,设计出一款通用性和易移植性的SSD固态硬盘是必要的。论文研究基于FPGA的SSD的设计方法和实现技术,即在制定一个可实现方案的基础上,为系统的设计提供技术支持;根据要求对SSD系统制定出基本的技术指标,完成系统的体系结构设计和详细的电路设计,并对电路做出正确的前仿和后仿真分析,解决高速硬件电路对数据传输稳定性所面临的困难,诸如信号完整性和电源完整性。在SigXplorer仿真工具下完成对电路的仿真与测试,最终设计出SSD固态硬盘,从而找到一种可以适用于大多数工作环境的基于FPGA的SSD固态硬盘,而不是只有某一种专用型主控器的SSD固态硬盘。
  (已选择0条) 清除
公   告

北京万方数据股份有限公司在天猫、京东开具唯一官方授权的直营店铺:

1、天猫--万方数据教育专营店

2、京东--万方数据官方旗舰店

敬请广大用户关注、支持!查看详情

手机版

万方数据知识服务平台 扫码关注微信公众号

学术圈
实名学术社交
订阅
收藏
快速查看收藏过的文献
客服
服务
回到
顶部